三星电子展望未来 HBM 内存：定制版本缩减 I/O 面积占用、基础芯片内置加速器

近日，三星电子代表 Song Jai-hyuk 在 IEEE ISSCC 2025 全体会议上进行了关于HBM内存未来技术演进的讲述。他提到通过定制版本缩减I/O 面积占用和在基础芯片中直接集成加速器单元两种思路。

定制 HBM

目前的HBM内存在xPU处理器和HBM基础裸片Base Die之间采用数以千计的PHY I/O互联。而定制版本则采用更高效率的D2D裸片对裸片互联，从而缩短了两芯片间距，减少了I/O数量，并拥有更出色的能效。

与此同时，D2D互联的面积占用较现有方式更低，为xPU和Base Die塞入更多芯片IP创造了可能。

另外，在定制HBM结构中，LPDDR控制器/PHY和HBM控制器已从xPU芯片移动至HBM Base Die中。

3D 集成 HBM

当前的HBM内存与处理器采用2.5D封装，这种结构导致HBM的大部分功耗浪费在数据搬运过程中。

未来的HBM有望采取3D集成的形式，即直接在基础芯片中内置加速器单元。加速器通过TSV硅通孔与DRAM芯片直连，这一设计省略了现有结构中需要经过的复杂中介层，提高了数据传输能效。

相关阅读：

• 《Marvell 推出定制 HBM 计算架构：XPU 同 HBM 间 I/O 接口更小更强》

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考。