Rapidus 宣布就 2nm GAA BSPDN 背面供电工艺同 Cadence 展开合作

最新消息指出，日本领先芯片制造商Rapidus已与EDA领军企业Cadence达成广泛合作，涵盖了2nm GAA BSPDN制程。这次合作被认为是Rapidus首次在公开渠道披露其背面供电工艺。

BSPDN背面供电网络是即将推出的一项重大技术改进，它将芯片的供电结构从晶圆正面移到背面，简化了供电路径，降低了电力路径对信号传输的干扰，从而降低了平台整体电压和功耗。

除Rapidus外，其他三家领先制程企业也已明确规划了首个BSPDN节点，英特尔计划在2025年推出Intel 18A，台积电的A16预计在2026下半年亮相，三星电子的SF2Z将于2027年开始量产。

除了在2nm GAA BSPDN制程上的合作外，Rapidus还将与Cadence合作，共同打造适用于其工艺的AI驱动参考设计流程，并将包括HBM4、PCIe 7.0、224G SerDes在内的IP组合加入到Rapidus的“菜单选项”中，以为客户提供更多选择。

Rapidus首席执行官小池淳义表示：

我们与Cadence在2nm BSPDN技术方面的合作使我们处于行业前沿，这象征着半导体创新在性能和效率方面迈出了重要一步。

我们很高兴能结合彼此的专业知识，为共同客户和行业制定新的技术标准，创造改变性的解决方案。

Cadence总裁兼首席执行官Anirudh Devgan表示：

我们与Rapidus在2nm GAA BSPDN技术方面的广泛合作，借助Cadence的AI驱动解决方案来解决实际问题，满足客户需求。

通过整合Cadence先进的接口和存储器IP技术以及参考流程与Rapidus的工艺技术，我们正支持未来AI基础设施的构建。

有报道指出，除了与Cadence的合作外，Rapidus还宣布与Synopsys签署协议，就EDA和IP库方面展开合作，共同努力减少工艺和PDK变更对IP库的影响。

广告声明：文中包含的外部链接用于提供更多信息，节省选择时间，结果仅供参考。