英伟达展望未来 AI 加速器：集成硅光子 I/O，3D 垂直堆叠 DRAM 内存

近日，在美国加州旧金山举行的2024 IEEE IEDM国际电子设备会议上，英伟达透露了关于未来AI加速器的构想。据分析师Ian Cutress的X平台动态报道，英伟达认为整个AI加速器复合体将置于大面积先进封装基板之上，采用垂直供电，集成硅光子I/O器件，GPU采用多模块设计，3D垂直堆叠DRAM内存，并在模块内直接整合冷板。

Ian Cutress还提到了硅光子中介层，尽管具体内容未在他分享的图片中显示。在英伟达的模型中，每个AI加速器复合体包含4个GPU模块，每个GPU模块与6个小型DRAM内存模块垂直连接，并与3组硅光子I/O器件配对。

IT之家补充：硅光子I/O可实现超越现有电气I/O的带宽与能效表现，是目前先进工艺的重要发展方向；3D垂直堆叠的DRAM内存较目前的2.5D HBM方案拥有更低信号传输距离，有益于I/O引脚的增加和每引脚速率的提升；垂直集成更多器件导致发热提升，模块整合冷板可提升解热能力。

Ian Cutress认为，按照目前设想，AI加速器复合体要等到2028~2030年或更晚才会实现。他分析指出，由于英伟达的AI GPU订单庞大，对硅光子器件产能需求也相应高涨，只有在英伟达能够保障每月100万以上硅光子连接时，才会转向光学I/O；同时，垂直芯片堆叠带来的热效应需要更先进的材料来解决，或将需要更先进的处理冷却方案。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考。