英特尔展示多项突破：减成法钌互连技术最高可将线间电容降低 25%

据官方消息称，英特尔在2024年IEEE国际电子器件会议（IEDM 2024）上展示了多项技术突破。

英特尔代工展示了减成法钌互连技术（subtractive Ruthenium），可以将线间电容降低高达25％，从而改善芯片内互连。

此外，英特尔代工率先报道了用于先进封装的异构集成解决方案选择性层转移（Selective Layer Transfer，SLT），可以显著提高吞吐量达100倍，实现超快速的芯片间封装（chip-to-chip assembly）。

为了进一步推动全环绕栅极（GAA）的微缩，英特尔代工展示了硅基 RibbionFET CMOS（互补金属氧化物半导体）技术，以及用于微缩的2D场效应晶体管（2D FETs）的栅氧化层（gate oxide）模块，以提高设备性能。

据报道，英特尔代工在IEDM 2024上分享了先进封装和晶体管微缩技术未来发展的愿景，以满足包括AI在内的各类应用需求。英特尔指出，以下三个关键点将有助于AI在未来十年迈向更高效的方向：

• 先进内存集成，消除容量、带宽和延迟瓶颈

• 混合键合优化互连带宽

• 模块化系统及相关连接解决方案

广告声明：文中包含对外跳转链接，用于传递更多信息，节省甄选时间，结果仅供参考。