消息称联发科出于成本 / 产能推迟引入 2nm，今年末天玑 9500 芯片采用台积电 N3P 工艺

据称，联发科已经开始着手开发下一代天玑 9500 芯片，并计划于今年末至明年初亮相。

最初计划采用台积电 2nm 工艺制造，但出于成本和产能考虑，联发科选择了 N3P 工艺制造天玑 9500。苹果也打算在 M5 系列芯片中采用相关工艺。

台积电的 2nm 工艺引入了一种新的晶体管结构，即环绕栅极（GAA），相比前代的鳍式场效应晶体管（FinFET），GAA 晶体管具有更低的漏电率和更高的驱动电流。

天玑 9500 将采用 N3P 工艺，预计将包括两个 Arm Cortex-X930 超大核和六个 Arm Cortex-A730 大核，频率将超过 4GHz，并支持可扩展矩阵扩展（SME）。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考。