三星计划到 2030 年实现 1000 层 NAND，并推出 400 层晶圆键合技术

IT之家 2月26日消息，三星电子DS部门的首席技术官宋在赫（송재혁）于上周在旧金山举办的国际固态电路会议（ISSCC）上作了主题演讲，并展示了晶圆键合、低温蚀刻以及钼材料等创新技术。

据悉，这些技术将首先应用于400层的NAND闪存，并且他指出“键合技术能够在NAND区域支持超过1000层的堆叠”。

IT之家注：晶圆键合是指通过分别制造外围晶圆和单元晶圆，并将它们结合成为一个整体半导体。

在活动中，宋部长还展示了1000层NAND的“Multi-BV NAND”结构幻灯片（上图），通过堆叠四片晶圆（2+2）来突破结构限制。实际上，早在2022年，在硅谷举办的“2022年三星技术日”上，三星已承诺将在2030年前实现1000层NAND的开发。

值得注意的是，三星并非唯一在探索此结构的企业，全球第二大NAND闪存制造商铠侠也在研发类似的“多栈CBA (CMOS直接键合阵列)”，计划在2027年推出1000层3D NAND产品。

长江存储将该技术命名为“Xtacking”，并早已在百层以下产品中应用，目前正在量产270层NAND闪存。根据ZDNet本周一的报道，三星将与长江存储展开合作。

根据ZDNet的报道，三星之前在NAND生产中采用的是COP（Cell on Peripheral）方法，外围电路与单元堆叠在同一晶圆上。然而，层数增加时，底层外围电路的压力会影响整体可靠性。

业界人士指出，利用单元堆叠在单一晶圆上最多只可实现约500层NAND，要实现三星承诺的1000层NAND，必然需要使用多片晶圆。

除了晶圆键合技术，三星还展示了为下一代NAND的大规模生产准备的低温蚀刻和钼沉积等创新技术。

低温蚀刻预计将适用于400层及以上的NAND通孔，目前东京电子（TEL）和Lam Research正在开发相关设备。

低温蚀刻设备的关键在于能在极低温度下保持高速蚀刻，进而降低NAND蚀刻中的堆叠问题。为此，三星电子与SK海力士分别采购于TEL和Lam Research的设备。

针对字线（与晶体管源极相联的线路，负责数据的读取和写入），三星准备引入钼（Mo）材料，以替代传统的钨（W）和氮化钛（TiN），这将显著降低晶体管的“电阻率”。

业内人士表示：“通过钨材料降低的层高已达极限，若使用钼可进一步降低30%至40%。目前，TEL和Lam也在该领域激烈竞争，而Lam已向三星电子提供了多台钼沉积设备。

材料行业专家指出：“随着新技术的引入，材料市场将经历彻底变革。随着新一代NAND闪存的推出，不仅前驱体，蚀刻液体和动力气体等也将发生重大变动。”

相关阅读：

• 《有消息透露三星与长江存储的重磅合作，V10 NAND将使用中国企业专利》

广告声明：文中包含的对外跳转链接（包括超链接、二维码、口令等），仅供信息传递，具体信息需自行甄别。