南大钱超 AI 团队攻克百亿晶体管难题，斩获 EDA 顶会 2025 最佳论文

南京大学人工智能学院的消息显示，由钱超教授领导的 LAMDA 组在 DATE 2025 会议上发表的论文《Timing-Driven Global Placement by Efficient Critical Path Extraction》获得最佳论文奖。

电子设计自动化（EDA）作为芯片设计的基础，被誉为“芯片之母”。

欧洲设计自动化与测试会议（DATE）是 EDA 领域内公认的顶尖学术盛会。

在本届 DATE 2025 会议上，最佳论文的第一作者侍昀琦、第四作者林熙以及第五作者薛轲均是南京大学人工智能学院的在读学生，其中钱超教授则是通讯作者。该论文由团队与华为诺亚方舟实验室联合研究而成。

• 论文链接：https://www.lamda.nju.edu.cn/qianc/DATE_25_TDP_final.pdf

• 开源项目：https://github.com/lamda-bbo/Efficient-TDP

在芯片设计中，实现百亿数量级晶体管的优化布局一直是一项技术挑战。传统的布局方法通常面临选择快捷但不精确的方案，或采用精准但计算负担繁重的优化方式。

就如同在复杂城市中规划新的交通网络，必须兼顾道路长度与交通流畅度，面对精度与效率、局部利益与整体效益之间的矛盾。这个挑战长期困扰着芯片设计领域。

该论文展示了一种创新的时序驱动布局方法，有效地融合了效率与精度：

• 经典的开源时序分析工具 OpenTimer使用 O (n^2) 的算法来提取 top-n 条时序违例路径，且无法进行基于违例端点的路径分析。该研究则针对每个违例端点提取其 top-n 条违例路径，不仅覆盖了所有时序违例端点，同时将提取 n 条路径的复杂度降至 O (n)，在时序分析中实现了 6 倍的加速。其核心技术在于“智能关键路径提取”，显著提升了分析效率。

• 传统的基于线网的加权策略对于高扇出线网常常引入不必要的权重，造成对不涉及时序违例的路径过度优化。论文提出了一种基于引脚间吸引力的精确指标，通过精确捕捉时序违例路径中的引脚组合，评价时序信息，从而在提升时序指标的同时，几乎不增加整体线长。

• 在常见的时序模型 RC Delay Model 中，线网延迟与其长度的平方呈正比。该研究首次提出利用引脚间欧几里得距离的平方作为损失函数，并在 GPU 上实现加速的前向和反向传播，与传统损失函数相比，在关键时序指标 TNS 和 WNS 上分别提升了 50% 和 30%。

该论文在 ICCAD-2015 竞赛数据集上进行了广泛的比较，相较于最先进的开源布局算法 DREAMPlace 4.0，所有8个芯片在性能上显著领先，特别是在 TNS 指标上实现了 60% 的平均提升。

与当前最优秀的方法 Differentiable-TDP 和 Distribution-TDP 相比，分别实现了 50% 和 40.5% 的 TNS 性能提升。

审稿人对此研究给予高度评价，称其“结果非常令人印象深刻，超越所有先进成果”以及“显著提升”。

自1994年创办以来，DATE已成功举办31届，今年的大会将于3月31日至4月2日在法国里昂举行。DATE 今年共收到超过1200篇投稿，录用率约为25%，并评选出4篇最佳论文（获奖率仅为0.3%）。

最近，AI 在芯片设计领域的应用吸引了国际社会的高度关注。Google在《Nature》上提出了 AlphaChip 用于 TPU设计，而多家主要 EDA 公司也推出了基于 AI 的设计工具，以应对繁琐的芯片设计和复杂的优化问题。

作为人工智能的重要分支，演化算法受到达尔文进化论的启发，通过模拟交叉、变异和自然选择来解决复杂的优化问题，但多数情况下仍属“启发式”，虽然在很多情况下有效，但其奏效的原因和条件并不明确。

LAMDA 组的周志华教授与俞扬教授及钱超教授长期致力于建立相关理论基础，并指导算法设计。在2019年，他们在 Springer 出版了专著《Evolutionary Learning: Advances in Theories and Algorithms》，总结过去二十年在该领域的主要成果，并于2021年出版了中文版《演化学习：理论与算法进展》。

基于这些深厚的理论研究，LAMDA 组近期针对芯片设计中的复杂优化问题设计了多个前沿算法，如：

• 针对芯片宏元件布局问题，该团队在 NeurIPS’23 发表的论文“Macro Placement by Wire-Mask-Guided Black-Box Optimization”将布线长度较 Google 在 Nature’21 提出的方案缩短了80%以上，并获得 ACM SIGEVO Human-Competitive Results 奖；

• 在 DAC’24 会议上，该团队发表的海报工作“Escaping Local Optima in Global Placement”通过变异算子缓解了现有解析式布局器易陷入局部最优的问题，进一步提升芯片布线长度性能15%；

• 针对宏元件布局问题，该团队在 NeurIPS’24 发表的“Reinforcement Learning Policy as Macro Regulator Rather than Macro Placer”，提出基于强化学习的新的建模方式，通过策略训练对现有布局进行高效微调，实现更优的边缘整齐度和时序/拥塞指标提升；

• 在 DAC’25 会议上，该团队发表的“ReMaP: Macro Placement by Recursively Prototyping and Periphery-Guided Relocating”，引入了丰富的专家知识，优优化宏元件与标准元件间的数据流，符合工业需求，最终芯片时序指标提升超65%；

• 多个技术已在华为海思验证落地，比如针对华为“揭榜挂帅”中的“EDA专题难题：超高维空间多目标黑盒优化”，芯片寄存器寻优效率平均提升22.14倍。

目前，LAMDA 组与华为深度合作，致力于通过先进的芯片设计来解决当前制造工艺的局限性。

参考链接：

• https://ai.nju.edu.cn/5d/02/c17806a744706/page.htm

本文摘自微信公众号：新智元（ID：AI_era），原标题《南大钱超团队攻克百亿晶体管难题，荣获 EDA 顶会 2025 最佳论文！AI 学院本硕博生联手》

广告声明：文中包含的对外链接（包括超链接、二维码、口令等形式）旨在传达更多信息并节省用户检索时间，仅供参考。