日本 DNP 成功绘制 2nm 及以下工艺所需光掩模图案，出样 High NA 兼容光掩模

据报道，DNP 大日本印刷已成功在光掩模制品上绘制了支持 2nm 及以下 EUV 工艺的精细光掩模图案。此外，该公司还完成了对支持 High NA EUV 光刻的光掩模进行初步评估，并向生态合作伙伴提供了样品。

IT之家指出：

在现代光刻系统中，“大图案”光掩模被用作晶圆上芯片电路的模板。

DNP 在 2023 年完成了适用于 3nm 工艺的光掩模开发。而为了适应 2nm 及以下工艺，光掩模不仅需要缩小 20% 的直线图案尺寸，还需要在曲线图案上实现同等比例的尺寸压缩。

这一成功绘制精细图案的举措意味着 DNP 的光掩模产品可满足 2nm 及以下制程逻辑半导体的生产需求，为更高效逻辑芯片曝光奠定了基础。该公司计划于 2027 财年实现 2nm 光掩模的量产。

鉴于 DNP 与 Rapidus 的合作关系，预计DNP 的光掩模新品将用于 Rapidus 于 2025 年 4 月启动的 2nm 试产线。

广告声明：文内含有的对外跳转链接等，仅供参考。