台积电称 N2P 和 N2X IP 已准备就绪，客户已可设计性能增强的 2nm 芯片

IT之家报道称，全球晶圆代工巨头台积电（TSMC）在欧洲开放创新平台（OIP）论坛上宣布，针对台积电最新的 N2P 和 N2X 制程技术（2 纳米级），电子设计自动化（EDA）工具和第三方 IP 模块已做好准备，为各种芯片设计厂商融入 GAA 晶体管架构和低电阻电容器带来性能提升。

Cadence、Synopsys、Siemens EDA 和 Ansys 的主要工具和仿真电迁移工具，已准备就绪，可用于台积电的 N2P 制程工艺。第三方 IP 包括标准单元、GPIO、SRAM 编译器等已可通过各大供应商获得，以预硅设计套件的形式提供，这些供应商包括台积电、Alphawave、ABI 等。

台积电 N2 系列工艺与前代相比，主要改进在于纳米片全栅极（GAA）晶体管及超高性能金属-绝缘体-金属（SHPMIM）电容。纳米片 GAA 晶体管可调整通道宽度以定制高性能或低泄漏操作，而 SHPMIM 电容可增强电源稳定性，促进片上解耦。SHPMIM 电容容量密度超越前代两倍以上，同时 Rs 片状电阻降低50%，Rc 通孔电阻也下降50%。

N2P 相比第一代 N2 工艺，有额外改进：功耗降低 5%-10% 或性能提高 5%-10%，N2X 则有更高的 FMAX 电压，为数据中心 CPU、GPU 和专用 ASIC 提供更优性能。N2P 和 N2X 在 IP 层面兼容，使用 N2X 的公司无需重新为 N2P 设计任何内容。

在去年的欧洲 OIP 论坛上，台积电表示 N2 工艺技术生态系统不断发展，EDA 工具和第三方 IP 已得到认证。今年的 OIP 活动上，主要供应商的所有 EDA 程序已通过原始 N2 和其改进版 N2P 的认证，标志着重要里程碑的实现。

虽然一些合作伙伴已设计了使用 N2 系列工艺技术制造的处理器，但小型芯片设计公司等待台积电及其合作伙伴开发兼容的 EDA 程序和 IP 模块。现在，为 N2P 提供的工具已以 0.9v PDK 形式推出，N2P 进展顺利。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考。